TP 2

[KEMBALI KE MENU SEBELUMNYA]

Modul 2 Flip flop

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Download

1. Kondisi[Kembali]

Modul 2 Percobaan 1 Kondisi 13

Buatlah rangkaian T flip flop seperti pada gambar pada peercobaan 2 dengan ketentuan input b0 =0 b1=0 b2=dont care

2. Gambar Rangkaian Simulasi[Kembali]

3. Video Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Pada percobaan 2 kondisi  22 T Flip Flop yang mana menggunakan J-K Flip-Flop untuk kaki 1 SPDT terhubung pada kaki VCC dan kaki 2 SPDT terhubung pada ground. Pada B1 berlogika 1 menuju kaki S dan pada B0 dipasang clock dan B2 nya don’t care . Didapat kondisi Reset yang dimana Q=0 dan Q'=1, Hal ini terjadi karena Kaki R aktif saat clock pada kondisi falltime. 

5. Download[Kembali]

File HTML klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet ic 74LS112 klik disini