LA 1 M4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1 . IC 7474 (D Flip Flop)

    D flip flop memiliki 2 inputan yaitu D dan Clock serta 2 output yaitu Q dan Q'

2. IC 74LS112 (JK flip flop)

    JK Flip Flop memiliki 2 inputan masing-masing J dan K yang bersifat aktif high dan 2 output yaitu Q dan Q'. JK flip flop juga memiliki kaki-kaki S dan R yang bersifat aktif low

  3. Logic Probe

    Logic Probe berfungsi untuk menampilkan logika dari output gerbang logika (mencetak status logika dari output gerbang logika)

4. SPDT 

    Single Pole Double Throw, yaitu Saklar yang memiliki 3 Terminal. Saklar jenis ini dapat digunakan sebagai Saklar Pemilih. Dimana akan mengeluarkan logika 1 atau logika 0

                                                          

  

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

prinsip kerja pada rangkaian ini adalah

• Pada kondisi 1 ini switch B3-B6 terhubung pada aktif low atau Saat berlogika 0. selanjutnya Input Bo dan B₂ berlogika 1 atau aktif high, input B1  dont care. berdasarkan inputan - Inputan  dengan memasukan data pada B1 maka pada outputnya mengalami pergeseran dimana output pertama menjadi masukan di jk flipklop kedua dan seterusnya begitu.  output yang dihubungkan ke H7, H6, HS, H4 hidup secara bergantian jadi pada kondisi 1 ini menpakan kondisi siso Karna Pada register SISO Jalur masuk data berjumlah salu dan jalur keluaran juga berjumlah satu. pada register Siso ini juga data mengalami pergeseran hal ini sesuai dengan percobaan yang telan dilakukan dimana flipflop pertama menerima masukan dari input, sedangkan Flipflop kedua menerima masuikan dari flipflop pertama dan seterusnya dapat dibuktikan dengan output yang didapatkan hidup secara bergantian.

• Kondisi 2, Input B3-B6 diberikan aktif low atau berlogika 0, lalu B1 dont care, B0 diberikan aktif high atau berlogika 1 dan B2= panah. Berdasarkan data inputan tersebut, dengan memasukan data satu per satu. maka output yang didapatkan Keluar secara serempak maka kondisi tersebut merupakan SIPO karna pada register SIPO mempunyai satu saluran masukan saluran keruaran sejumlah Flip-flop yang menyusunnya. Pada register SIPO ini data yang masuk satu per satu atau secara serial dan dikeluarkan secara serentak (secara Paralel). 
• Pada kondisi 3 ini diberikan inputan dengan B3-B6 nya dont care, selanjutnya B1 diberikan Inputan Aktif low dan B0 dan B2 Aktif high. kondisi ini merupakan kondisi PISO karena pada percobaan didapatkan dengan memasukkan data secara serentak dan output yang keluar satu per satu. Hal ini sesuai dengan teori register PISO dimana pada register PISO, mempunyai jalur masuk kan sejumlah flipflop yang menyusunnya dan hanya mempunyai satu jalur keluaran. Dan juga pada register. PISO ini data yang dimasukkan dalam register secara secara serentak dan data yang dikeluarkan serial. 
• Pada kondisi 4 ini diberikan masukan B3-B6 = X, kemudian Bo aktif high, lalu B1 dan B₂ berlogika aktip low. B kondisi ini merupakan kondisi pipo karna saat  data dimasukan serentakdan output yang didapatkan juga serentak. hali ini sesuai dengan jumlah flipflop yang menyusunnya dimana pada jenis PIPO ini data masuk dan keluar secara serentak

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Jika gerbang And pada rangkaian dihapus sumber clock langsung dihungkan ke flipflop, bandingkan output yang didapatkan !

jika gerbang AND dihapus, sumber clock dihubungkan langsung ke flipflop maka outputnya yang dihasilkan tidak mengalami pergeseran. outputnya tetap sesuai dengan inputan yang dimasukkan. gerbang AND tidak ada maka rangkaian bersifat SIPO. Dapat disimpulkan bahwa jika gerbang AND tidak ada, maka outputnya tidak mengalami pergeseran sehingga data yang didapat kurang akurat

2. Analisa output yang dihasilkan tiap-tiap kondisi

    

• kondisi 1
  
  pada kondisi ini b1 lah yang menjadi inoutannya. dimana pada inoutan dilakukan secara bergantian dan terjadinya pergeseran output pada rangkaiannya. hal ini dinamakan SISO karna masuk secara bergantian dan keluar secara bergantian.

• Kondisi 2
  
  percobaan ini dilakukan dengan b1 sebagai inputan. seteelah diberi inout secara bergantian maka b2 akan diturunkan, hal ini berpengaruh pada rangkaian karna output yang dihasilkan akan keluar secara bersamaan. kondisi ini dinamkan dengan SIPO
• Kondisi 3
  
  berdasarkan percobaa maka didapatkakan kondisi PISO karna output yang diberikan secara bersamaan dan keluarnya secara bergantian
• Kondisi 4.
  
  kondisi ini bernama PIPO karna input yang diberikan secara bersamaan dan output yang dihasilkan secara bersamaan pula

7. Link Download [Kembali]

File HTML 
Rangkaian Simulasi Proteus klik
File Video Rangkaian  klik
Datasheet ic 74LS112  klik

Analisa klik